Clock Edge 发音

定义 Definition

clock edge（时钟边沿/时钟沿）：指数字电路中时钟信号从低到高（上升沿）或从高到低（下降沿）的瞬间。许多触发器、寄存器会在某个指定的时钟边沿采样输入并更新输出。常见还有 rising edge / falling edge 的区分。（在其他语境中也可泛指“时钟变化的边界时刻”。）

发音 Pronunciation (IPA)

/klk ed/（美）
/klk ed/（英）

例句 Examples

The flip-flop updates its output on the rising clock edge.
触发器会在时钟上升沿更新输出。

To avoid timing violations, the data must be stable for a setup time before and a hold time after the clock edge.
为避免时序违规，数据必须在时钟边沿到来前满足建立时间、在边沿之后满足保持时间并保持稳定。

词源 Etymology

clock 原指“报时装置/钟”，在电子与计算机领域引申为“提供节拍的周期信号”；edge 本义是“边缘/边界”。合起来的 clock edge 就是“时钟波形的边界变化点”，即电平翻转的瞬间，用来作为电路同步更新的关键时刻。

相关词 Related Words

• Rising Edge
Falling Edge
• Clock Signal
• Trigger
• Flip-Flop
• Register
• Setup Time
• Hold Time
• Propagation Delay
• Timing Violation
• Synchronous

文学与作品 Literary / Works

• Digital Design and Computer Architecture（Harris & Harris）讨论寄存器在时钟边沿采样与时序约束。
• CMOS VLSI Design: A Circuits and Systems Perspective（Weste & Harris）涉及时钟边沿、建立/保持时间与时钟树等概念。
• The Art of Electronics（Horowitz & Hill）在数字电路章节中常用“clock edge”等术语解释同步逻辑。