最近复习组成原理和体系结构手动撸了一个多级流水 CPU(MIPS)，写到简历( Java 后端)上加分吗？

加

加很多。

必须加~~

主要是我感觉这些普通本科生认真上完这两门课都可以做出来，写到简历上会不会让人觉得炫技 Level 有点低啦。

@PonysDad 那要看你和你目标公司的 Level 了，至少在我这种板砖民工的 level 上属于加大分

撸了一个 CPU 是啥意思？

@VDimos 就是 CPU 设计

当然加, 弄这样一个东西能体现很多能力

(前提是面试官懂) 如果被问细节, 特别是 jmm 相关的能答的很好是相当有帮助的

我一直以为在简历上写和面试方向不相关的东西是不大专业的，结果看到这么多回复，早知道我校招的时候就写了。。。

活在梦里呢。你把国内大学排下序，从上往下，一个个去打听打听，哪个大学没布置过流水线 cpu 的课程作业，从哪儿开始才不弄这个。你这情况就等于，数据库课程，布置了个作业，要求搭建设计一个老师 课堂 学生 数据库，该不该写上去。面试官都懒得理你。

面试官问了很多 mips 相关的问题，你都答上了，于是加了很多分。

歪个楼，楼主你说的信息不全不好判断。
用什么语言，Verilog 还是 VHDL ？有没有做 cache，协处理器？
是自己从寄存器开始写，还是学会了原理链接现成的模块和 ip 核？
既然是流水线，数据相关怎么解决，暂停还是实现了前递通路？
etc

就我所知，普通本科生能做 CPU多是理解原理照着指南交作业的水平。学生能自己捏 CPU 的学校，两只手数的完。
如 @starcraft 所言，要么是你高估了普通本科的水平，要么是你也不过是照猫画虎拼了个玩具。
写几个 SQL 语句和解决千万并发都叫做过数据库经验

我个人的感觉是，有价值，但难以逆天改命。
期待有 java 大佬来讲讲，硬件设计能力和 java 后端能力的要求有什么联系

用 Verilog 写的？？
那好像对 Java 没啥作用吧，，

说加分的，都是差学校出来的。说不加分的，都是名校出来的。成了，哈哈哈！

这种东西只能锦上添花，感觉不能雪中送炭。

写在简历里面，说是大学做的说不定加分，但是骗人了，但现在你再加上就有点故弄玄虚的嫌疑了，万一面试官懂这些，问你答不出来就减分了

@kuyuzhiqi 哈哈 面试官不懂的部分 基本上都不会问……不合岗位的简历 一般直接不过了

还是挺厉害的，上学时候的体系结构课程明显感觉吃力而且难度都在飞跃

大二的时候就跟着老师做了一个类似的板子了~~

面相工作的话，感觉搞个操作系统或者写个 linux 驱动都比这个有用？

看过计算机组成与设计硬件：软件接口的都会写书上那种 MIPS 流水线 还不如用 Chisel 写一个 RISCV 的核

我还没收到过这样的简历。
从一个辣鸡面试官的角度看，如果应聘 java 后端的话这个也就属于扫到一眼能加一些印象分的程度。java 开发绝大多数时候确实不需要这种底层的知识储备。
另外问是不会问的，工作久了都忘差不多了（逃

曾经看过一份简历会弄黑群晖都写上去了 :doge

我简历里现在还挂着个本科写了个 CPU 的经验…
@Artbox 当年从 ISA 开始写，老师给了段 C 程序一个只有 7 种指令的虚拟机，和队友两个人自己定义了 ISA，写了个汇编器，模拟器，Verilog 写了个 CPU，标准 MIPS 的五级流水，实现了 forward 通路，那个四状态的分支预测，最后下到了个 FPGA 板子里，用 JTAG 造了个虚拟 IO 口还真跑起来了…
频率不高，好像在 Cyclone 几上面才有 10M，后来懂得多了点才意识到纯粹是瞎搞，但是年轻的日子真好啊

以前组成原理学完就做了个硬件的，一排开关拨 01 的那种

佩服啊

我回忆了一下我们学校好像没这个课。好奇怪

大三的时候，用 VHDL 撸了个简单的 BP 神经网络

@billwsy 就本科而言，如果老师没太多指导也没全抄现成的代码，感觉水平还是有的啊。纯好奇问一句，怎么会觉得是瞎搞，因为日后没从事相关方向？

@Artbox 当时以为做到这样已经不少了，后来才意识到这只是冰山一角
博士最开始选了体系结构，后来和导师不合就换了方向，兜兜转转也就希望能混个毕业。。。

@starcraft #10 我们这种 211 水平的菜鸡学校没有这种作业。
顺便我们编译原理课大作业，全学院 95%的人是百度回来改改就交的。