starsoi

用 AsyncResult 对象的 forget()方法

result = some_task.delay()
result.forget()

让程序员给种子的目的就是为了使程序的行为是可以复现的。
给定一个种子，随机数生成器生成的随机数序列是固定不变的。在调试程序的时候，给一个固定的种子，保证每次程序跑的时候使用的是相同的随机数序列。因为可能有些 BUG 只有在特定的随机数时才会触发，我就能保证在调试的时候每次跑都会触发这个 BUG 。如果标准库内置了变化的种子（比如用时间戳）而无法人为固定，那你就会发现，你的程序有的时候没 BUG ，有的时候有 BUG ， BUG 的复现不受你的控制，从而大大增加了调试的难度。
当然，调试完成后，用于生产环境中的程序还是得用非固定值（比如时间戳）来作为种子。

py3 的坑
i / k not in s: i / k 的结果是 float...
应该用 //

@dtysky

IP的去耦和分离是对的。我的设想是，开发一个IP间的可配置(最好是runtime reconfigurable)的通信框架，让图像数据能被多个IP处理：input data->IP1->IP2->IP3->output data。用户可以在ARM上配置，IP1是什么功能，参数是什么，IP2是什么功能，参数是什么，etc..。一种方案是用partial reconfiguration，比如FPGA上设置3个reconfigurable region。这时数据流是input data->R1->R2->R3->output data，然后对所有可以使用的IP生成它们的partial bitstream，这样用户就可以选择R1, R2, R3里分别载入什么IP，实现动态配置。

>>想过直接写一个py实现的verilog + systemverilog解析器直接绕过Modelsim

没看明白。。你是想做一个verilog仿真器？看波形的那种？那么这个东西只是测试用的，生成IP不需要啊

LZ进行了HW vs SW算法结果的比较，SW是Python实现，只是对图像输出的精度进行了比较。
既然用了Zynq，何不试着用Zynq ARM里的NEON来实现SW算法，和HW算法进行一下性能的比较。如果是HW胜，可以进一步考虑给图像处理IP做一个linux下的driver，让linux/zynq下运行的程序可以使用FPGA上的IP来加速图像处理算法。还可以把IP串起来做一个reconfigurable image processing pipeline，比如先缩放后旋转再滤波之类的，来加速对视频串流的处理

class SVM:
def __init__(self,kernel=linear_kernel):
self._kernel = kernel
def exec_kernel(x, y, **kwargs):
self._kernel(x, y, **kwargs)

svm = SVM(kernel=gaussian_kernel)
svm.exec_kernel(x, y, sigma=5)

@muziyue @mengskysama 第4组数据并不仅仅是空数据，而是EOF。可以在python console里试试raw_input().strip() 然后不是按回车，而是Ctrl+D（发送EOF），就会报EOFError异常了。raw_input()里文档也说"When EOF is read, EOFError is raised"。所以必须要捕获EOFError这个异常。

try:
....print len((raw_input().split() or [''])[-1])
except EOFError:
....print 0